بررسی خطاهای ناشی از تغر پذیری و تاثیرات آن در پیاده سازی سخت افزاری dct

در این پایان نامه، تغییر پذیری در پروسه های های یک فرآیند دیجیتال در سطوح مختلف و از سطح افزاره تا سطح سیستم محاسبه شده و رابطه موجود بین مقدار خطا، فراوانی هر خطا در فرکانس های مشخصی محاسبه و ارائه شده است. با ارزیابی و شبیه ساز های اولیه، دو کتابخانه شامل اثرات تغییر پذیری بر تاخیر گیت های پایه و اثرات تغییر پذیری بر سلولهای پنج نوع جمع گرهای دو بیتی tfa، 14t، cpl و hybride ارائه گردیده است. این بررسی برای تکنولوژی 45nm بوده و داده های اولیه کتابخانه با 2000 بار تکرار با استفاده از روش monte carlo در محیط نرم افزار hspice استخراج شده است. در جمع آوری این داده ها هر دو وضعیت صعود و نزول مورد اثر واقع شده و در نظر گرفته شده است. به همین دلیل در نتایج تفاوت هایی بین رفتار های در زمان های صعود با زمان های نزول مشاهد شده است. در ادامه این سلولهای دو بیتی با استفاده از vhdl به سلولهای هشت بیتی توسعه داده شده و با اعمال100 ورودی تصادفی به سلول های جمعگر جدید، میزان خطا بر حسب فرکانس و خطای عددی مربوط به آنها محاسبه و ثبت گردیده است. در بخش پایانی کار ، ابتدا با اعمال 100ورودی تصادفی برای یک سیستم نوعی (dct) داده های سه بعدی از پارامتر های ، میزان خطا، فراوانی خطا و فرکانس استخراج و سپس یک معادله چند جمله ایی که بیان کننده ارتباط بین فراوانی خطا و میزان خطا در فرکانس های مشخصی است در نرم افزار matlab منطبق شده و ضرایب مربوطه آن ارائه شده است.